Nadolazeći AMD socketi, ploče i procesori

[Disco]

Da da, STRIPE= RAID 0.

Fala na videu, i eto kako sam i pretpostavio u 90+% slučajeva nema razlike.
Ispada da su samo konzole NVME uspijele iskoristiti kako treba.

[HCS]

https://www.techpowerup.com/282532/a...and-pcie-gen-4

Krasno, toliki broj pinova ce biti nemoguca misija, potencijalno ispravljati.

[segregator]

Autor HCS

https://www.techpowerup.com/282532/a...and-pcie-gen-4

Krasno, toliki broj pinova ce biti nemoguca misija, potencijalno ispravljati.

???

Threadripper koristi socket sa 4094 pina

[Odinarius]

Više struje, više PCI-E i DDR5 propusnosti, više pinova

Zanimljivo mi je kako je Ian Cutress govorio da su power pinovi problem kod vertical stackinga, jer jače struje koje se moraju dostaviti u gornji čip mogu poremetiti rad čipa kroz koji prolaze da bi došle do vrha stacka. Rekao bih da je u tome razlog zašto se struja šalje kroz više manjih pinova radije nego jedan ili nekoliko velikih. Ali to je problem za budućnost

[The Exiled]

Nije strašno, tih 387 pinova viška za AM5 (Zen 4) LGA-1718 u odnosu na AM4 PGA-1331. Mislim, moglo je biti i gore.

[HCS]

Autor segregator

???

Threadripper koristi socket sa 4094 pina

TR nije socket za mase.

[Brko]

Autor HCS

https://www.techpowerup.com/282532/a...and-pcie-gen-4

Krasno, toliki broj pinova ce biti nemoguca misija, potencijalno ispravljati.

Pa ako do savijenih pinova dođe, lakše je zamenit ploču od 1000-1500 kn nego procesor sa spiganim nogicama od 4000 kn.

Pozdravljam LGA koncept procesora kod AMDa. Barem se neće više procesori moći iščupati iz soketa kad se zaljepe za bazu coolera. Nisam jednom to napravio i svaki put me znoj probio (doduše ne na mom kompu ali na mnogim drugim).

[Dottore]

Znači kao kod Intela Lotes, lakša montaža hladnjaka bez dodatnih backplate

[HCS]

Ne znam, moje iskustvo je obrnuto. Svinute pinove na AMD procu bez problema ispraviš (skalpel metoda) i puno su cvrsci od socketa na maticnoj. Intel socket ruzno pogledas i ode pin. Ispravljanje s druge strane je nocna mora bila, bar koliko me sjecanje za s1366 sluzi.

[Sn4k3]

Novi leak za zen4

[Disco]

Autor Sn4k3

Novi leak za zen4

Opa Rafi je gladan....nadam se da je ovdje riječ o TR ili sličnom....premda za njega je to premalo laneova.

[The Exiled]

120W TDP u odnosu na sadašnjih 105W TPD, s tim da se navodi da je ovih 170W TDP moguće za neke "specijalne modele", dok većina ide sa 120W TDP-om. Kak god se okrene nije loše, ako se ispostavi da je istina.

[Disco]

Autor The Exiled

120W TDP u odnosu na sadašnjih 105W TPD, s tim da se navodi da je ovih 170W TDP moguće za neke "specijalne modele", dok većina ide sa 120W TDP-om. Kak god se okrene nije loše, ako se ispostavi da je istina.

Doduše, možda bude core bump, pa R5 bude 8/16 nadalje...bilo bi u redu, čisto da Intelu odmah izbiju iz glave neke fix ideje.

[The Exiled]

Da, moguće da i tak nekaj spremaju. Velim, nije loše, jer sadašnji AM4 nije u stanju dati više od 142W, pa neovisno o TDP-u svi procesori imaju taj limit.

Budemo vidjeli kaj budu složili za AM5, ali sudeći po ovim potencijalnim 120/170W TDP najavama, ne bude to ništa prestrašno.

[RaneZ]

Autor Disco

uopće ne osjeti ni razlika između brzog NVME i SATA SSD-a, a kamoli 3.0 vs 4.0 NVME

Brate miliii, KABELI!!! Dao bi 50% više samo da ih nema, kao kod nvmea.
No to sam ja. Mrzim ih.

[picajzla0707]

Autor Disco

Doduše, možda bude core bump, pa R5 bude 8/16 nadalje...bilo bi u redu, čisto da Intelu odmah izbiju iz glave neke fix ideje.

uh, r5 8/12, nešto veći tdp, manje nanometara... zvuči kao r5 koji će zaista vrijedit onoliko koliko sad vrijedi 5600x, nešto što intel nemere stići niti za tri generacije

samo je pitanje kako će to izgledat što se tiče grijanja, 5800x ima manji tdp, 7nm i grije se poprilično, ovaj novi 8/16 na 5nm i većim tdp-om bi mogao bit poprilično zahtjevan za ohladit

[Brko]

Nemoj samo ti o zagrijavanju, svega ti kupio si Intelov rešo i sad te kao zagrijavanje brine

A koliko će Rafael vrijediti, ovisi o mrtvokurčinama iz Intela. Ako Alder Lake i kasnija iteracija budu na tragu ovih sranja što lntel baca van da se ekipa veseli i5 F procesorima dok je ostalo odron, bude i Rafael koštal više nego kaj mi mislimo da bi mogal.
Uostalom, Baba Su i je u nekoliko navrata u zadnjih par mjeseci rekla da ju "price ratio" ne dira previše, već samo rast performansi.

[Mladenxy]

Nije odron uz pravu cijenu, ili nije super po toj cijeni. Meni dvije jednake stvari. Ne paše mi ni jedno ni drugo dok se ne posloži koliko toliko dobra kombinacija.

[The Exiled]

AMD EPYC Genoa: 128 core, 16 CCDs, 12-channel DDR5-5200

We had received information pertaining to Genoa and had a hard time believing it initially, as 128 cores is a large jump over the more-reserved rumor of 96 cores going around. However, today’s Milan-X leak, which confirmed our “ZenX” leak from two and half years ago, certainly clarified things. In Jim’s EPYC Update video from back then, our information was basically only that ZenX was a thing and that it was being kept very close to the chest. Speculation back and forth behind the scenes was that it could be chip stacking. It could have been CPU+GPU+RAM, 3D stacking, an active interposer, we weren’t sure. Milan-X with “X3D” Packaging (as mentioned during AMD’s Financial Analyst Day on March 5th, 2020) could be a key technology forerunner for Genoa.

Looking through the rest of our leak, we get die sizes of ~69 mm² on TSMC 5nm for the Zen4 chiplets and ~263 mm² on TSMC 6nm for the IOD. The size reductions were a given due to the die shrink, but the most notable is the massive 37% reduction in IO die size, enabled by the switch from GlobalFoundries to TSMC’s 6nm node. With AMD’s recently revised seventh amendment to their Wafer Supply Agreement with GlobalFoundries, which notably drops all exclusivity agreements (outside the minimum order requirements for 2022, 2023, and 2024 of course), this certainly lines up with AMD selecting TSMC for manufacturing of the next-gen IODs for EPYC and Ryzen. 12/14nm nodes can still fill previous-gen, embedded, or specialty (Chromebook) CPU orders and serve as cheap competitors to Intel’s low-end CPUs, without AMD having to waste modern-node wafers on small dual or quad core CPUs for slim margins, just to flesh out a lineup.

AMD EPYC Genoa will be competing with Intel’s Sapphire Rapids 4th Generation Xeon server CPU, which boasts 56 cores and 8-Channel DDR5-4800. Those mere 56 cores require four 15-core Golden Cove dies at 372mm² each, fabbed on 10nm++ and glued together with Intel’s EMIB (Embedded Multi-Die Interconnect Bridge) technology, and has 112 MB of L3 cache. While these specs line up fairly well with AMD’s current Milan 7003-series EPYC CPUs, those CPUs have already launched, whereas Sapphire Rapids isn’t due until 2022, where it will be met head-on with Genoa, which will likely be cheaper to manufacture and clock higher at better TDPs; a veritable hat trick in the semiconductor industry for sure.

Izvor: AdoredTV