Zbog samog načina kako se čita iz rama je to pravilo takvo kakvo je - mema to "sporije" radi (duži je ciklus) što je ima više, vezano je i uz broj čipova i uz veličinu istih i uz broj pločica, a čim je jedan ciklus čitanja duži to je i podložniji tome da mu uleti greška kad je klokan i prije će mu uletiti ista jer ima više vremena da se pojavi i shebe stvar, ukratko ako se dei neki blip na mem sabirnici dok ova niiš te radi neće je to niti smetati ali ako se desi dok čita ili u samom modulu dok pamti - error...
I opet sa 4 modula imaš više šanse za grešku nego sa 2 već statistički, a kod milijardi operacija i naizgled malene brojke postaju velike...
