Koliko je meni poznato, jedan dio memorije će biti na kartici s deklariranom sabirnicom dok će drugi dio memorije biti dijeljena sistemska memorija kojoj će kartica pristupati preko 128 bitne sabirnice. Drugim riječima, uz dovoljno love, kartica će moći imati pun k. memorije. Pretpostavljam da će onda drugačije biti sređena i memorijska hierarhija. On board cache će biti prvi, on board memorija druga, a dijeljena sistemska memorija treća. E sad, kako će to raditi u praksi...vidjet ćemo.