Ups ovo sam naknadno zapazio
Citiraj:
|
Koliko sam ja uspio shvatiti, p4 i athloni su hibridni procesori. U osnovi su RISC a onda su naknadno dodani setovi instrukcija koji su ustvari CISC po ideji (MMX, 3DNow!, SSE itd)
|
Misli malo, prije je obrnuto, RISC i onda ga srozavati CISC instrukcijama?!
To kao da bmwu postupno dodajes ispusni sustav od stojadina, gume od fice??
Zar nisu te sve instrukcije na x86 procovima sluzile za ubrzavanje glasa videa i opcenito nekakvu vecu funkcionalnost i kompleksnost (bas se sjecam prica u Bugu o KNI instrukcijama na p2 i p3 procovima)