tri su opcije
prva koja mi je bila najizglednija do ovog zadnjeg videa - da se rome i ryzeni stancaju na 7nm u tsmc, a IO die na glofo 14nm, navodno je IO die ogroman i sigurno ce biti defekata pa bi te defektne pakiralai za TR i ryzen 3xxx
druga - da se IO die za Rome stanca u glofo, a za ryzene na 16nm tsmc, iako ta bas i nema previse smisla, jeftinija bi im bila ova prva opcija.
treca - da su rome i ryzen chipleti stvarno drugaciji i da na ryzen 3xxx ne ide zaseban IO die + da se eventualno za rome koristi tsmc 7nm onaj blaži "lp" proces, a za ryzene tsmc 7nm hpc proces, samo sto onda sa TR chipletima, oni zbog clocka ne bi isli na LP process.
Moguce je amd malo popusio sa glofo screw up-om 7nm procesa...da glofo nije zeznuo vjerojatno bi sve islo kod glofo-a, od waffera za 7 i 14nm do pakiranja chipleta+IO die, tada bi bio poprilicno siguran da bi i ryzeni 3xxx imali zaseban IO die, a ovako je stvar kalkulacije.
Ako na CES-u ryzeni 3xxx budu imali vecu povrsinu 7nm die od Rome 7nm die onda definitivno nece imati zaseban IO die jer ce sve kao u 1xxx i 2xxx seriji strpati u ccx.
u tom slucaju navi igpu bi patio od bandwitha osjetno vise nego sa zasebnim IO die kontrolerom, tako da onih 20CU opet nema previse smisla, osim ako naprave totalnu salatu da na igpu ryzenima budu low clock rome defektne jezgre sa defektnim glofo IO die-evima koji ne zadovoljavaju rome/tr spec