[Sam Fischer]

Autor Bubba

Ne vidim ja to kao problem, nego kao cinjenicu da si utrosio n vremena da bi kao gotov proizvod dobio lakrdicne SIMD performanse, u dobu kada se vjerojatno i rad tostera vektorizira i paralelizira. CLMUL je takodjer vrlo problematican, sto se moze lako pokazati provodeci jednostavne testove iz 5-6 godina starih dokumenta, tipa Intelov Fast CRC Computation for iSCSI Polynomial Using CRC32 Instruction. Da odmah ustedim lokalnim nadrim hakerima vrijeme - kod je u ASM-u i dokument je star 6 godina, a vidi se ogroman napredak od SB-a do Skylakea.

Ono sto je jos vise zabrinjavajuce jest pitanje je li AMD uopce rjesavao pitanje zastoja u cjevovodu prilikom prebacivanja izmedju VEX enkodiranih instrukcija i legacy koda. Penali na Skylakeu su dovedeni do vrlo malih, u nekim slucajevima i nemjerljivih.

Od Haswella Intel je mnogo ulozio u razne segmente procesora (tu posebno na penalu volim iste te gurue s pricama da "Intel nije izdao nista novo vec godinama"), najvise u optimizaciji cachea, gdje za razliku od ranijih procesora, store-to-load-forwarding AVX podataka je dramaticno robusniji, sto je poprilicno impresivno u samoj fizickoj izvedbi uz zadrzavanje minimalnih 4 ciklusa (+ dodatni za SIMD/FP).