Citiraj:
Autor markecSMB
R5 će imat failed jezgre, al iste jezgre (za razliku od intela, koji ima različite arhitekture), dakle isto se neće dat clockat ko i R7. Možda malo poboljšaju proces kroz par mjeseci, al sumljam.
Vjerujem da će razlika bit ista ko i sad.
|
mislim da se varas...
koliko znamo imaju dobre yieldove i da krenu s disejblanjem jezgri mogu ih disejblati na nacin da jezgre ne stoje jedna do druge nego diagonalno, sto je bolje zbog zbog manjeg zagrijavanja, recimo na taj nacin mogu izvuc koji MHz vise...
da i neidu tom logikom ostaje cache, a ryzenova arhitektura je takva da jezgrama nije dodjeljena fixna kolicina cacha vezana za jezgru nego koristi koliko joj treba.
i da na r5 ne bude niti jedan mhz veci clock od r7(u sto sumljam)ostaje potencijalno 20megi cacha za 4 jezgre.
Mislis da to nebude utjecalno na peformanse?
linkan je video više puta gdje wendell prica o takvim i inim stvarima, a uskoro bi i na lvl1 tech trebao doci nastavak ryzen reviewa