Citiraj:
Autor Swarm dude
Ma ne za CISC nego na CISC arhitekturi  znaš što sam htio reći, eto, za isprogramirati nešto na CISC-u treba manje instrukcija a na RISC-u više  |
Onda ti ne znas sto podrazumijeva pojam CISC/RISC.
Odakle ti ideja da za za "CISC treba vise za RISC manje instrukcija da se isprogramira nesto"? Ovo "R" tj. reduced ne znaci da instrukcija ima *malo* (kontraprimjera imas nebrojeno, za DZ ih pronadji sam), nego da su instrukcije jednostavne/kratke/brzo izvedive. Na kraju krajeva, sam Patterson je na presao u Sun kada je shvatio da njegov proof of concept (RISC 1 i RISC 2) mogu funkcionirati, i to relativno dobro.
Tehnicki, inicijalna zamisao RISC-a uopce ne podrazumijeva pipeline, tako da niti jedan procesor koji danas postoji prakticki nije RISC.
Vec prije 10 godina (uvodjenjem ucodiranja cipova) bilo je nemoguce razlikovati CISC i RISC (sa svim iznimkama koje nose). Danas je to jos teze, s ovim stupnjem integracije...