RISC-V
 

Planirao sam prije izvjesnog vremena napisati/objaviti/potaknuti neki clanak za RISC-V temu, pa evo nefiltriranog i u nekim dijelovima mozebitno pogresnog teksta. S obzirom da imamo ARM temu, nema razloga da ne zagadim MySQL s RISC-V temom, a tldr; je povijesna prica i malo brzih testova meni dostupnog hardvera.

Uvod

Kada je Intel prije gotovo 54 godine izbacio 4004, 4 bitni mikroprocesor koji se smatra prvim komercijalnim mikroprocesorom u povijesti (iako je prvi pravi, doduse nekomercijalni, bio Garrett AiResearch F14 Air Data Computer, oko 8 puta brži i godinu dana stariji od 4004; koga zanima ta priča, može pogledati sljedeću poveznicu, Ray Holtov rad koji je deklasificiran tek 1998.), za tadašnjih 40 američkih dolara (ekvivalent gotovo 470 američkih dolara na današnji dan), otpočela je industrijska revolucija koja je u sljedećih 50 godina omogućila razni spektar novog ljudskog djelovanja - od letova u svemir i planova za kolonizaciju drugih ravnih ploča u istom, do liječenja najtežih oboljenja i dodavanja 10 godina na prosječnu očekivanu dob čovjeka, pa sve do toga da Zdravka iz Ferovaca kraj Požege zalijepi masni selfi na omiljenu platformu za razmjenjivanje brilijantnih ideja preko Interneta s generativnom pozadinom Dubaija u kojemu nikada nije bila gotovo za džabe.

Sportski savjet čitateljima je, da ukoliko ih ne zanima možda ne baš prekratak i potencijalno rubno precizan povijesni osvrt podložan naknadnoj kvalitetnoj forumskoj debati nego samo pregled trenutno nama dostupnog RISC-V hardvera, neka slobodno preskoče sljedećih nekoliko desetaka kilobajta teksta. S druge strane, smatramo da ovakav osvrt može i neupućenom čitatelju dati materijal za razumijevanje motivacije i problematike te podstrek za dodatnim istraživanjem teme.

Prirodno, za tih istih 60 američkih dolara kao i prije 50 i kusur godina, danas možete dobiti Raspberry Pi 5 a za ovih konvertiranih 470 američkih dolara vjerojatno i iscijediti neku komotnu osnovnu PC konfiguraciju koja nije zanemarivih performansi za širok spektar djelatnosti i nadogradivosti.

I u tom čarobnom procesu koji traje tih 50ak godina, dogodile su se zaista čarobne tržišne situacije i komercijalne pojave, no ukoliko zagrebemo malo u subspecijalizaciju konkretne teme, već i prosječnom čitatelju vjerojatno je poznato da postoji ne samo nekoliko različitih igrača na području proizvodnje (mikro)procesora (mikro je u zagradi jer nVidia GB200 ima oko 208 milijardi - 208.000.000.000 - tranzistora, naspram 2.300 Intela 4004, te površinu jezgre od približno 858 mm2 naspram 12 mm2 tog istog Intela - u obzir uzmite i litografije kako bi dobili dojam nesrazmjera veličine jezgara, jasno) nego da postoji i nešto što se zove “arhitektura procesora”, što nije samo povezano s činjenicom kako taj procesor interno funkcionira, što većini ljudi nije niti relevantno niti razumljivo, nego s činjenicom da postoji poseban skup instrukcija koje su čitljive i razumljive specifičnoj arhitekturi, što je nešto što krajnji korisnik “osjeća”, jer bez adekvatne softverske podrške, arhitektura postaje neiskoristiva.

Sa svojih 46 instrukcija, Intel je prije 50 godina omogućio taj put revolucije - umjesto mehaničko-električkog programiranja strojeva tih vremena, korisnik je mogao u Intel 4001 upisati 256 bajtova (odnosno 8 bitnih programskih instrukcija) kako bi opisao, i naknadno potencijalno prepisao način djelovanja periferija i njihovih ulazno/izlaznih parametara. Nije teško za pretpostaviti kakav je to napredak donijelo - koristeći takav čip, proizvođači su mogli temeljem jednog hardverskog dizajna napraviti više različitih proizvoda, a dodatno se pojednostavio i model kvalitete i kontrole samih uređaja - ukoliko bi vaš hardverski dizajn bio adekvatan, dramatično lakše i jeftinije je bilo prepisati, doraditi i popraviti softver nego ponovno prolaziti cijeli dizajnerski i proizvodni proces hardvera. Interesantno, Intel 4004 je imao dovoljno veliki broj internih registara da za određene aplikacije nije bilo potrebno koristiti Intel 4002 čip, 40 bajtni RAM.

Tijekom tih 50 minulih godina, posljedično ovome otkriću, svjedočili smo raznim verzijama i iteracijama raznih procesorskih arhitektura. Stariji korisnici pamte kako je sredinom 90. godina prošlog stoljeća na tržištu osobnih računala nastupila impresivna heterogenost dostupnih procesorskih arhitektura - od Intelovog x86 dizajna, preko Motorole 68000, raznih verzija MIPS-a, PowerPC-a, Sparca, Itaniuma, HP-ovog PA-RISC-a pa sve do Digitalove/Compaqove/HP-ove Alphe uz neke sramežljive izlete raznih ARM baziranih rješenja. Ako se dodatno uz to odmaknete u embedded priču prema dolje ili u enterprise priču prema gore, lista se širi toliko da bi uredništvo ponovno uložilo službenu notu protiv mene da sam zauzeo preveliku količinu diska na PcEkspert serveru! Popratno, uz heterogenost arhitektura, imali ste i heterogenost operativnih sustava, pa dok danas prakticki osim u nekim opskurnim ili visokospecijaliziranim segmentima nemamo ništa osim Windows/Linux/OS X derivata, tadašnji korisnik je mogao (više ili manje uspješno) birati između raznih okusa BSD-ova, RISC OS-a, BeOS-a, HP-UX-a, Atari TOS-a, AmigaOS-a, NeXTSTEP-a, IRIX-a, OS/2 i ostalih još manje popularnih i poznatih pokušaja.

I nekako se početkom novog desetljeća/stoljeća/tisućljeća ta heterogenost počela topiti, prije svega velikom popularizacijom mobilnih uređaja, te uz nekoliko počasnih i više akademskih izleta u tom periodu pa do sada, arhitektura procesora za generalno korištenje u svim sferama može svesti na x86/x64 i ARM, bez smanjenja općenitosti za sve dostupne derivate i finese koje te dvije arhitekture donose.

Sama ta činjenica nije neobična jer je zbog one prethodno navedene revolucije hardver bez softvera kao sarma bez mesa - nejestiv i beskoristan. Podržavati user-space softver za tolik broj platformi (arhitektura + OS) je težak i skup proces i prirodno-tržišna selekcija je odradila svoje, ostavljajući nas u (barem formalno) relativno ograničenom ekosustavu.

Unatoč tome što se još nismo kroz ovaj kratki povijesni pregled dotakli naslovne teme, zbog konteksta i mišljenja kako na hrvatskom jeziku postoji kronični nedostatak ovakih tema, tek sada ćemo se dotaknuti povijesti RISC i onda konkretno RISC-V arhitekture.

Prije toga, jasno, ponovno valja dati pregled nekoliko pojmova, a to je prije svega pojam RISC i CISC u kontekstu arhitekture procesora. Nepopularno, ali ako poznajete opus autora onda niste začuđeni, je kazati činjenicu da dotična dva pojma spadaju pod računalne atavizme, jednako kao i čuveni Turingov test. Naprosto, dotični pojmovi su imali smisao i razumno su mogli opisivati pojave i ponašanja u neka davna vremena. Danas (zapravo, barem zadnjih 20 godina, a možda i više), Complex Instruction Set Computer (CISC) i Reduced Instruction Set Computer (RISC) su pojmovi koji se za ozbiljno jedino uzimaju u službenoj literaturi uz kurikulume hrvatskih visokoobrazovnih ustanova (jedna od notornih konstatacija jest kako “R” znači mali broj instrukcija, primjerice, što je prije svega pogrešna interpretacija teoretskog RISC dizajna), no kako ne bismo ulazili u tu temu dublje, možemo reći da je osnovni koncept reducirane izvedbe skupa instrukcija bio taj da postoje kratke i brze instrukcije koje je moguće izvesti u jednom taktu. Jasno, napretkom arhitektura i potreba tržišta te uz implementaciju cjevovoda, mikrokodiranih instrukcija i sličnih značajki, gotovo da nema procesora koji može zadovoljiti elementarne pretpostavke RISC arhitekture kako je zamišljena prije puno godina. No ono što je povijesno i barem s idejom činilo RISC privlačnom arhitekturom jeste činjenica da su implementacije daleko lakše. To je, prirodno, bilo daleko bitnije u neka davna vremena, ali niti danas nije zanemariv aspekt razvoja. Konačno, RISC/CISC pojmove više možete razmatrati kao filozofske smjerove u računalnoj znanosti, nego konkretne i atomarne koncepte neke arhitekture.

Prapovijest

Pa da barem osnovno zagrebemo ipak malo dublje u povijest i sadašnjost RISC(-V) priče. Ranih 70. godina prošlog stoljeća, IBM-ovi mainframeovi dominirali su tržištem “snažnih” računala. IBM je do tada investirao 5 milijardi američkih dolara, što je u to doba predstavljalo dvostruki godišnji promet) u razvoj System/360 serije. 1970. godine nasljednik S/370 pokazao se kao veliki uspjeh. No S/370 je imao velik broj instrukcija koje su bile često vrlo kompleksne. Neke instrukcije, poput “Move character” bi pročitao skup podataka s memorijske lokacije, manipulirao s tim podacima te ih pohranio u neki drugi dio memorije. Kompleksnost je uvedena zbog činjenice što je memorija u to vrijeme bila vrlo spora (memorija je i danas vrlo spora, no uzmite kontekst “prije 50 godina spora”; te također podsjetnik da prije svega pričamo o latenciji, ne nužno o propusnosti), što je logično usporavalo izvršavanje programa. Jedna instrukcija koja bi omogućila da se više aktivnosti odvije u jednom dohvatu ubrzaval bi taj proces u svrhu izbjegavanja višestrukih dohvata instrukcija.

Poslovični IBM-ov model omogućavao je korisnicima izbor raznih varijanti S/360 i S/370 sustava koji su varirali u cijeni i, posljedično, performansama. Jeftinije izvedbe su intenzivnije koristile “mikrokodove”, odnosno instrukcije izlomljene na manje “mikroinstrukcije”. Dekodiranje i izvršavanje tih instrukcija je trajalo duže, pa je samim time i izvršavanje bilo sporije, dok su skuplje izvedbe imale “hardkodirane” instrukcije u samo fizičko sklopovlje pa su bile brže. U to vrijeme godišta, poslovno je IBM cvjetao na tom modelu.

Sljedeće, 1971. godine, IBM-u je prišao Ericsson s prijedlogom zajedničkog ulaganja u razvoj telefonskog sustava koji bi bio konkurencija velikom IBM-ovom tehnološkom rivalu - AT&T. IBM-ovi inženjeri su ubrzo shvatili kako arhitektura popit S/370 ne bi bila adekvatna za telefoniju - performanse mikrokodiranog sustava ne bi bile dovoljno dobre za taj korisnički slučaj, dok bi hardwired pristup bio preskup. I nakon nekoliko mjeseci internih sastanaka i posljedičnih pregovora s Ericssonom, dogovor nije postignut ali je IBM na sebi svojstven način zaključio kako bi mogli napasti AT&T u potpunosti sami. Nakon dodatnog internog razvoja, IBM-ovi inženjeri predstavili su starijem menadžmentu svoju ideju telefonske centrale, no prijedlog je odbijen.

Ali ideje koje su nastale temeljem tog istraživanja bile toliko napredne da su inženjeri ipak uspjeli nagovoriti menadžment da nastave s projektom. I tako je nastao projekt IBM 801 predvođen IBM Fellowom Johnom Cockeom. Kao veteran Korejskog rata potpomognut ogromnim iskustvom razvoja računalnih sustava te kao osoba koja je bila duboko involvirana u razvoj IBM Stretch sustava, prethodnika S/360, Cocke je bio i ekspert u razvoju kompajlera. Smisao projekta bio je napraviti sustav značajno bolji od IBM-ovog System/3 miniračunala koji nije imao zapaženiji uspjeh u borbi s Digitalovim VAX-om u to doba.

Tim zadužen za razvoj također je imao dubinske detaljne uvide u obrasce izvršavanja programa na S/360 sustavima (tzv. “instruction traces”), što im je dalo uvid u to koje se instrukcije najčešće izvršavaju. To istraživanje pokazalo je kako je veliki broj tih instrukcija u principu - jednostavan. Učitavanje, pohranjivanje, grananje i još nekoliko jednostavnih registarskih operacija činilo je dominantnu glavninu izvršenih instrukcija!

Dodatno, analizom kompleksnih instrukcija poput prethodno navedenog “Move Character” pokazalo se da za tipično korištenje te instrukcije, količina podataka kojom se manipuliralo zapravo koristi vrlo malu količinu podataka te da bi mali broj jednostavnih instrukcija isti posao obavio brže.

Naoružan tim podacima, tim je počeo dizajnirati novi sustav. Kako bi bili uspješni, tim je morao dizajnirati određen broj značajki koje zapravo definiraju ono što ćemo u budućnosti prepoznati kao RISC filozofiju. Prva posuđena ideja bila je Seymour Crayeva, i to iz njegovog CD 6600 superračunala - novi sistem imati će samo “load-store” arhitekturu, gdje bi jednostavne “load” i “store” instrukcije bile jedini način za pristup i mijenjanje memorije. Također je uveden i instrukcijski cache, koji bi smanjio penale dohvata čitanja instrukcija. No razvoj 801 sustava nije bio samo hardverski - za tržišni uspjeh bilo je potrebno razviti i odgovarajuće kompajlere koji bi optimizirali generirani kod i izvukli najviše od hardvera.

Tako je nastao programski jezik PL 0.8; a ime je nastalo jer je jezik inicijalno bio veliki podskup IBM-ovog PL/1 jezika koji se smatrao preopsežnim za reimplementaciju za još uvijek eksperimentalni R&D projekt koji je IBM 801 bio.

Više vrlo zanimljivih detalja možete vidjeti u arhivskom snimku na YouTubeu naslova “Computer History - John Cocke: A Retrospective by Friends - 1990”, što svakako preporučujemo radi opće kulture domene računalne znanosti.

Bez detaljnog ulaženja u specifičnosti IBM 801 sustava, koji je više bio miniračunalo nego mikroprocesor, važno je napomenuti da niti John Cocke niti IBM tim nisu skovali skraćenicu “Reduced Instruction Set Computer - RISC”. Taj termin skovao je David Patterson na Berkeleyu, gdje je zajedno sa Johnom Hennessyjem sa Stanforda i njihovim studentima uzeo ono što ćemo sljedećih desetljeća poznavati kao RISC konceptom i napravio prvi mikroprocesor baziran na tome.

Hajde brate više barem povijest

Ako ste ostali sa nama do ovdje, čestitamo, nećete dobiti ništa materijalno, ali sjetite se kako je Hamlet odgovorio na Polonijevu prijetnju - “Ništa vi ne možete, gospodine, uzeti od mene s čim se ja ne ću dragovoljno oprostiti — osim moje glave, osim života mog”; ponovno se nadamo da je takeout ovog članka motivacija za daljnje istraživanje i osobno napredovanje čitatelja u ispravnom smjeru.

Pa, da krenemo onda s “pravom” poviješću, odnosno onom koja se tiče samog RISC-a i konkretnog dobivanja oblika kakvog poznaje ta filozofija. 1980. u radu “Patterson&Ditzel: The Case for a Reduced Instruction Set Computer” predstavlja se hipoteza RISC računala s ključnim prednostima koje podrazumijevaju bolje performanse od njihovih kompleksnih suvremenika.

Uz taj rad, Berkeley tim je razvio svoj vlastiti RISC mikroprocesor, kasnije poznatiji kao Berkeley RISC-I. RISC-I dizajn imao je samo 31 instrukciju ali veliki broj registara, uz čak 78 32 bitnih posloženih u šest registarskih prozora. Kako je RISC-I napredovao, drugi RISC dizajn, RISC-II (poznatiji kao i Blue - uzevši u obzir neinventivna imena, velika je sreća što su tvorci bili daleko maštovitiji na području računalne znanosti nego humanistike). Paralelno s time, na proplanku Bay Area, John Hennessy sa Stanforda počeo je raditi na drugoj RISC arhitekturi, MIPS. Komercijalna društva poput HP-a, IBM-a, Sparca te Acorna počeli su raditi na svojim RISC verzijama, poput PA-RISC-a, Sparca, PC/RT-a te ARM-a. No kako smo rekli na početku članka, do danas, jedino je ARM ostao u isplativom poslovanju, iako se još negdje može pronaći kakav zalutali MIPS u starim šaržama osvježenih dizajna. Iako nećemo ulaziti u detalje barem 20 godina dugačke RISC borbe na tržištu, podsjećamo čitatelje da su i društva poput Intela (i960/iAPX432/i860) i AMD-a (Am29000) u nekom vremenskom periodu bila RISC-curious sa, evidentno, poprilično nes(p)retnim završetcima, iako ih se neki možda neki sjećaju ako su imali ili u to vrijeme godišta, ili bitno kasnije u “stari hardver za kojim se slinilo” momentu, viđati po SCSI RAID kontrolerima i opskurnim grafičkim karticama, pogotovo Intelov i860.

Naša današnja tema ipak jeste RISC-V; te usput, pogađate, postoje i RISC-III i RISC-IV ( Berkeleyjev SOAR i SPUR su tako retroaktivno nazvani), čisto da popunimo numeraciju. I ponovno se vraćamo na Berkeley u Kaliforniju na početak 2005. godine. Stari znanac David Patterson uz Krstu Asanovića započinje sastanke s diskusijom problema vezanih za paralelizam računalnih sustava. To posljedično dovodi do formiranja “Parallel Computing Laboratory” (Par Lab) na Berkeleyu. Osniva se znansveno istraživački program koji bi trebao istražiti probleme oko izgradnje sustava s velikim brojem (od 64 do 1000+) procesorskih jezgara. Program je dobio i svoje ime - “Research Accelerator for Multiple Processors” odnosno RAMP. U nekoliko sljedećih godina, napravljena je serija sustava poslovično neinventivnih imena - RAMP Red/Blue/White/Gold, baziranih na različitim procesorima, počevši od PPC 405, raznih FPGA-ova te Sunovih SPARC-ova. Paralelno, Intel i Microsoft ulažu sredstva zajedno s Par Labom u razne projekte iste problematike. U isto to vrijeme, Google počinje na razvoju Golanga koji također među raznim problemima cilja na olakšavanje razvoja user-space softvera koji će moći, u razvojnom smislu, puno učinkovitije i lakše koristiti mnoštvo procesorskih jezgara.

Pri kraju petogodišnjeg razvojnog ciklusa, Asanović sa svoja dva studenta, Watermanom and Leejem, počinje na razvoju nove jezgre, primarno potaknut frustracijom kompliciranog IP-a svih do sada korištenih arhitektura. Istraživanjem tada dostupnih potencijalnih rješenja poput SPARC-a, OpenRISC-a, DLX-a i sličnih, zaključuju da niti jedna alternativa nema sve što misle da im je potrebno. U svibnju 2010. godine počinju na razvoju vlastite arhitekture; te već u kolovozu iste godinu imaju ime - “RISC-V - V for Five, V for Vector, V for Variants” (V za pet, V za Vektore, V za Varijante).

U kontekstu 2010. godine, već pričamo o tome da GPGPU nije nepoznanica (CUDA je tada aktivna već 3 godine), heterogenost arhitektura ‘90. godina nije više toliko istaknuta te su x86 i ARM već ozbiljno iskristalizirani kao de-facto predvodnici novog perioda, te se postavlja pitanje može li se u 3 mjeseca zaista napraviti nešto novo i bitno i to sa dva studenta i mentorom. Kako sreća prati hrabre a naivnost nekada može biti ključna za uspjeh jer anihilira strah od objektivnog i realnog, tako već točno godinu dana kasnije, u svibnju 2011. godine, izlazi prva verzija priručnika “RISC-V ISA” od svega 32 stranice. Nova ISA (Instruction Set Architecture) omogućuje jednostavnu komercijalnu izvedbu direktne hardverske implementacije, 32 i 64 bitnu opciju, implementaciju za više jezgara te operacije s pomičnom točkom. Također omogućuje dizajnerima dodavanje vlastitih instrukcijskih proširenja arhitekturi.

Prva izvedba na siliciju nazvana je Raven-1 i izašla je istovremeno s gorenavedenim priručnikom, sljeđen Raven-2 i Raven-3 izvedbama u kolovozu 2012 odnosno rujnu 2013. godine. Već 2014. godine, u radu “A 45nm 1.3GHz 16.7 Double-Precision GFLOPS/W RISC-V Processor with Vector Accelerators” Berkeley tim demonstrirao je značajan uspjeh, pokazavši 10% veći DMIPS/MHz omjer od Cortex-A5 jezgre, uz gotovo 50% veći učinkovitost u smislu površine jezgre. Uz snagu open source filozofije, tim je već tada koristio GCC i LLVM cross-compilere kao i Linux port.

No, RISC-V je, kao i open source, postao zaista filozofski smjer, ne toliko u smislu onoga kojeg smo prethodno naveli, koji je više bio inspiracija nego filozofija. Originalna motivacija bazirala se na tome da kada već ISA može biti vlasnička zbog povijesnih ili poslovnih razloga, ne postoji dobar tehnički razlog zašto ne bi postojala i slobodna, otvorena ISA.

I upravo danas možemo vidjeti kako ARM plovi nesigurnim vodama koje frapantno podsjećaju na Rambus priču od prije 20ak godina te će biti zanimljivo gledati kako, uz neosporan uzlet RISC-V arhitekture, sljedeći period može donijeti vrlo zanimljive događaje. Bilo kako bilo, ono što RISC-V jest je, uz neobavezan prijevod sa službene stranice - RISC-V ISA je slobodna i otvorena uz permisivnu licenciju za korištenje bilo kome u svim vrstama implementacija. Dizajneri su slobodni razviti vlasničke ili otvorene implementacije za komercijalnu ili drugu eksploataciju po vlastitom nahođenju.

Ipak, valja imati na umu da RISC-V nije “isti” open source kao primjerice Linux, nego više naginje otvorenom standardu poput Etherneta. RISC-V ISA definira otvoreni standard kao sučelje između procesora (hardvera) i softvera baš kako Ethernet standard definira skup otvorenih mrežnih standarda.

Iako u ovom trenutku nećemo ići u analizu same arhitekture, jer bi vjerojatno trebali napraviti čitavu seriju usporedbi sa puno specifičnih detalja (primjerice, u klasičnoj usporedbi s ARM arhitekturom prije svega bi trebali odlučiti hoćemo li raditi usporedbu s klasičnim ARM modom, Thumb ili Thumb2 modom ili se prebaciti u Jazelle mod pa tek onda ući u komplikaciju, a kamo li da se isto to proširi na ostale arhitekture), no upravo zbog činjenice da je čitav koncept otvoren čitatelju nije teško doći do relevantnih informacija kratkom pretragom).

Završno, pak, barem za ovaj dio, važno je napomenuti da RISC-V zaista postoji i kako sada stvari stoje, unatoč donekle sramežljivom razvoju, izgleda da je tu da ostane. Počevši od činjenice da je Raspberry Pi lansiranjem RP2350 mikrokontrolera proširio poznati i razvijeni ekosustav Raspberry Pia s RISC-V jezgrom, što spada u domenu “vidljivih” implementacija, pa do toga da je procjena kako je već daleko preko 10 milijardi RISC-V procesora sakriveno po raznim diskovima, procesorima i ostalom hardveru širom uređaja te da ih svakodnevno implicitno koristimo ni ne znajući. Upravo zato, donosimo malo atipičan osvrt na nama trenutno dostupan hardver, koji se sastoji od:

• MangoPi MQ-Pro SBC pogonjen Allwinnerovom D1 implementacijom baziranoj na XuanTie C906 RISC-V kompatibilnim jezgrama (Raspberry Pi Zero format)
• Sipeed Lichee Pi 4A SBC pogonjen T-Headovom TH1520 implementacijom baziranoj na XuanTie C910 RISC-V kompatibilnim jezgrama
• Milk-V Jupiter pogonjen SPACEMIT M1 osmojezgrenim X60 SOC-om (RV64GCVB, RVA22, RVV1.0)
• DeepComputing DC-ROMA RISC-V Laptop pogonjen StarFive JH7110 implementacijom baziranoj na SiFive U74-MC RISC-V kompatibilnoj implementaciji

U principu, tekst u nastavku nije recenzija (ima ih dosta na engleskom po Internetima), nego brzi testovi na hrpi koji bi se trebali moci lako usporedjivati. Zajednički nazivnik svom dostupnom hardveru je:

• nedostatak odgovarajućeg mainline truda (u smislu Linuxa)
• teška i skupa dobavljivost, najčešće putem kineskih dobavljača
• loša dokumentacija
• nedostatak lako dobavljivih hladnjaka
• visoka cijena za mizerne performanse

Ipak, valja imati na umu da je većina hardvera ionako korisna samo za razvoj (i okladu na budućnost), a ne za ugodno dnevno korištenje.

Geekbench

MangoPi - premalo RAM-a
Milk-V Jupiter - https://browser.geekbench.com/v6/cpu/15038328
Sipeed Lichee Pi 4A - https://browser.geekbench.com/v6/cpu/8520691
DeepComputing DC-ROMA - https://browser.geekbench.com/v6/cpu/8520677

7-Zip (z) 24.08

MangoPi
Milk-V Jupiter
Sipeed Lichee Pi 4A
DeepComputing DC-ROMA
BYTE UNIX Benchmarks (Version 5.1.3)

MangoPi
Milk-V Jupiter
Sipeed Lichee Pi 4A
DeepComputing DC-ROMA
cryptsetup (benchmark)

MangoPi
Milk-V Jupiter
Sipeed Lichee Pi 4A
DeepComputing DC-ROMA
C-Blosc2

MangoPi
Milk-V Jupiter
Sipeed Lichee Pi 4A
DeepComputing DC-ROMA

Zahvaljujem se na poučnom tekstu.